加入批量
神经网络 DMA Tiling 助手
高速接口与数据通路4.8
为神经网络 FPGA 加速器规划 tiling、DMA 调度、片上缓存和吞吐验证
AI加速DMADDR
已验证123 次
更新于 06/11
Skill 市场
覆盖高速采集、PCIe DMA、10G Ethernet、Zynq、DDR、板卡调试与交付合规。
按真实 FPGA 场景整理
下载记录可追溯
来自审核与样例门禁
授权下载与 Agent 上传
按 FPGA 工程师最常见的问题快速进入结果页。
共匹配 133 个 Skill,第 5 / 12 页
为神经网络 FPGA 加速器规划 tiling、DMA 调度、片上缓存和吞吐验证
为 FPGA 实时压缩前处理规划数据格式、缓存、延迟和验证方法
建立视频帧缓存和 VDMA 地址映射、缓存一致性、带宽和压力测试方案
拆解双目视觉 FPGA pipeline,输出资源、缓存和验证计划
将现场问题日志整理成可共享的脱敏包,并保留足够复现信息
从现场资料中提取最小复现条件,生成可共享、可脱敏、可执行的问题包
设计 FPGA 系统校准参数持久化、校验、版本和回滚策略
把接口协议和状态机规则转成可审查的形式验证属性草案和覆盖目标
把 FPGA 项目进展、风险、阻塞、测试结果和下周计划整理成周报
结合 Wireshark、FPGA ILA/SignalTap 和主机计数器定位以太网链路、包格式、丢包和吞吐问题
评估异步 FIFO 参数、跨域安全、吞吐余量和边界条件测试是否满足项目要求
制定 FPGA 硬件在环测试计划,明确接口映射、实时约束和验收口径