加入批量
CI 回归失败分拣助手
SoC 软件与工程自动化4.8
从 CI 日志和 commit 范围中聚类失败原因,输出 owner、优先级和阻断项
CIDebugVivado
已验证101 次
更新于 06/11
Skill 市场
覆盖高速采集、PCIe DMA、10G Ethernet、Zynq、DDR、板卡调试与交付合规。
按真实 FPGA 场景整理
下载记录可追溯
来自审核与样例门禁
授权下载与 Agent 上传
按 FPGA 工程师最常见的问题快速进入结果页。
共匹配 133 个 Skill,第 7 / 12 页
从 CI 日志和 commit 范围中聚类失败原因,输出 owner、优先级和阻断项
制定 DDR 带宽压力测试方案,定位读写冲突、burst 低效和缓存不足问题
分层定位 DDR 初始化、校准、读写、突发、仲裁、温漂和压力测试问题
设计 DDR 读写缓存、VDMA/AXI DMA、地址映射、ping-pong buffer、帧边界和带宽仲裁策略
建立可复现 EDA 环境清单和构建入口,降低工具版本和 license 差异导致的失败
分析 EDA 工具日志,归类语法、IP、约束、时序、license、路径、内存和工具版本问题
梳理 EtherCAT/PROFINET 与 FPGA 逻辑的桥接架构、延迟预算和测试计划
为 FPGA FEC 加速器规划架构取舍、接口、缓存和验证方法
根据 utilization、timing 和层次结构规划 Pblock/Floorplan 调整方向
审查 FMC 子卡与载板的电气、管脚、时钟和约束适配风险
生成 FPGA 相关 FMEA、降额关注项、失效检测策略、恢复动作和交付证据需求
按接口和风险等级规划 FPGA 产测向量、自动化测试流程和良率记录字段