Industry Briefs
IC Coder 行业动态
把公众号文章沉淀成站内内容库，覆盖 AI 芯片、AI4EDA、FPGA、验证闭环和工程实践。
为什么 TestBench、Assertion 和波形，是芯片 AI Agent 的验证证据链？
AI 写完 Verilog 之后，真正的工作才刚开始
前面我聊过一个判断：AI 会写 Verilog，不等于 AI 能交付芯片。这句话听起来像结论，但落到工程里，真正的问题是：AI 写完 RTL 以后，谁来告诉它“对不对”？如果错了，谁来告诉它“错在哪一个周期、哪一组信号、哪一条约束”？ 我最近连续看了几篇围绕芯片 AI Agent、SVA、TestBench feedback 和验证反馈学习的工作，感受很强：
Physical AI 火了，为什么 FPGA 变得更加重要？
当 AI 从屏幕走进机器人，真正的瓶颈不只是算力，而是实时闭环、接口和确定性
最近我在看 Physical AI、机器人边缘计算和 AI4FPGA 的资料时，越来越强烈地感觉到：AI 硬件的竞争正在从“单点算力”走向“系统闭环”。 过去我们谈 AI 芯片，很容易把注意力放在训练集群、推理吞吐、HBM、先进封装、TOPS 和大模型参数量上。但当 AI 真正进入机器人、无人系统、智能汽车、工业现场，问题会突然变得更“硬”：相机帧什么时候到
AI 会写 Verilog 了，为什么还交付不了芯片？
真正难的不是生成代码，而是验证闭环
上一期我聊到一个判断：AI 芯片的竞争，正在从单颗芯片里的算力单元，扩展到工艺、封装、互连、验证、EDA 和系统工程。 这一期，我想沿着这个判断继续往下拆一个更具体的问题：既然现在大模型已经能写 Verilog、SystemVerilog，为什么我们还不能说“AI 已经能交付芯片”？
过去两周，AI芯片圈发生了什么？
2nm、3D-IC、HBM4 和 AI4EDA 正在汇合
过去两周，我一直在跟踪 AI 芯片和 EDA 领域的几条新动态。 如果平时不盯这个赛道，这些新闻看起来会有点散：Cadence 和三星在谈 2nm/3D-IC，Synopsys 和三星在谈 AI-powered EDA flow，FuriosaAI 与 Broadcom 在谈下一代推理平台，AMD 又在台湾先进封装生态上继续加码。